משפחת 8051 בשפת C

הספר הוא ספר מעשי, שמטרתו לעזור לקורא להיכנס לעולם המופלא של התכן הספרתי המודרני, שנעשה באמצעות רכיבים מתוכנתים (CPLDs או FPGAs) ושפת תיאור חמרה (Hardware Description Language). הספר מכיל תרגילי מעבדה רבים שמודגמים על לוח התרגול הבלתי רגיל DE2, אך ניתן לבצע חלק גדול מהם גם על לוחות אחרים כגון: DE2-115 או DE2-70 או DE1 או DE0 אן DE0-Nano או Max-Kit-II, או לוחות ישנים יותר כמו UP1 או UP2 אן UP3 ואחרים. כלי הפתוח המרכזי לסינתזה הוא Quartus ובנוסף נעשה שימוש בכלי הסימולציה החיצוני Modelsim אך לחילופין ניתן להשתמש גם בסימולטורים חיצוניים אחרים ואף בכלי הסימולציה הפנימי של Quartus (בגרסאות שלפני 9.1).

שפת תיאור החמרה שנבחרה היא שפת VHDL, שהיא נפוצה בתעשייה ובאקדמיה. ללימוד השפה ניתן להסתייע בספר: "לימוד שפת VHDL לסימולציה וסינתזה" מאת אותו המחבר וניתן להשתמש בשני הספרים כיחידות לימוד משלימות.

הספר יכול לשמש כספר ללימוד עצמי. הספר גם מתאים למתן ליווי מעשי לקורסים תיאורטיים ויכול אף לשמש כאוסף תרגילי מעבדה למעבדות ספרתיות ומעבדות לרכיבים מתוכנתים שניתנים באוניברסיטאות ובמכללות אקדמיות. בנוסף לכך, הספר מתאים גם לתכניות הלימודים של הנדסאי מה"ט ומשרד החינוך והחלקים הראשונים של הספר (תכן גרפי), מתאימים גם ללימודי אלקטרוניקה בבתי ספר תיכוניים. הספר מיועד כמובן גם למהנדסי והנדסאי אלקטרוניקה בתעשייה שרוצים להכיר או להרחיב את ידיעותיהם בתחום. הספר יכול לסייע רבות בביצוע פרויקטים.

תיאור מוצר

הקורא ייחשף בספר לנושאים מגוונים כמו:

  • מהלכי תכן (Design Flows) שונים
  • הכנסת תכן (Design Entry) גרפי וטכסטואלי ושילוב בניהם
  • שימוש ברכיבים קשיחים וגמישים (עם פרמטרים)
  • יצירת תכן היררכי באופנים שונים
  • עקרונות תכן סינכרוני
  • עבודה עם מונים, רגיסטרים רכיבים חשבוניים ורכיבי זיכרון
  • עבודה עם מכונות מצבים
  • קביעת הרכיב והקצאת הדקים והורדת התכן לרכיב
  • אנליזת זמנים סטטית (Timing Analysis)
  • טכניקות להגדלת תדר שעון
  • ביצוע סימולציה אחרי הסינתזה
  • שימוש בנתח לוגי שמוכנס לחמרה
  • שינוי תוכן של רכיבי זיכרון וקבועים בחמרה בזמן העבודה
  • החטאות של פליפ-פלופים ומניעתם
  • התחברות למתגים ולנוריות LED ותצוגות Seven Segments
  • התחברות לתצוגת VGA , PS2 ו UART
  • ועוד …

הספר כולל כ – 740 עמודים.